Development of the readout for the IBL Upgrade Project of the ATLAS Pixel Detector

Entwicklung einer Auslesekette für das IBL Upgrade Projekt des ATLAS Pixel Detektors

by Nina Krieger
Doctoral thesis
Date of Examination:2012-09-28
Date of issue:2012-12-05
Advisor:Prof. Dr. Arnulf Quadt
Referee:Prof. Dr. Arnulf Quadt
Referee:PD Dr. Jörn Große-Knetter
Referee:Prof. Dr. Ariane Frey
Persistent Address: http://dx.doi.org/10.53846/goediss-2610

 

 

Files in this item

Name:krieger.pdf
Size:29.0Mb
Format:PDF

The following license files are associated with this item:

Abstract

English

The LHC luminosity is upgraded in several phases until 2022. The resulting higher occupancy degrades the detector performance of the current Pixel Detector. To provide a good performance during the LHC luminosity upgrade, a fourth pixel layer is inserted into the existing ATLAS Pixel Detector. A new FE-I4 readout chip and a new data acquisition chain are required to cope with the higher track rate and the resulting increased bandwidth. Among others, this includes a new readout board: the IBL ROD. One component of this board is the DSP which creates commands for the FE-I4 chip and has to be upgraded as well. In this thesis, the first tests of the IBL ROD prototype are presented. A correct communication of the DSP to its external memory is verified. Moreover, the implementations for an IBL DSP code are described and tested. This includes the first configuration of the FE-I4 with an IBL ROD. In addition, a working communication with the Histogrammer SDRAM and the Input FIFO on the IBL ROD are demonstrated.
Keywords: Detectorphysics; Data Acquisition; High Energy Physics; DSP; CERN; ATLAS Pixel Detector

Other Languages

Bis 2022 wird die LHC Luminosität in verschiedenen Phasen erhöht. Die daraus resultierende Okkupanz verschlechtert die Leistung des aktuellen Pixel Detektors. Um während des LHC Upgrades weiterhin eine gute Performance zu gewährleisten, wird eine vierte Pixellage in den jetzigen ATLAS Pixel Detektor eingeschoben. Ein neuer FE-I4 Auslesechip und eine neue Datenauslesekette werden benötigt, um die erhöhte Spurdichte und die daraus resultierende größere Daten-Bandbreite zu verarbeiten. Dies beinhaltet unter anderem eine neue Auslesekarte: den IBL ROD. Eine Komponente dieser Karte ist der DSP, der Kommandos für den FE-I4 Chip erstellt und ebenfalls erneuert werden muss. In dieser Arbeit werden erste Tests des IBL ROD Prototypen vorgestellt. Eine korrekte Kommunikation zwischen dem DSP und seinen externen Speichern wird verifiziert. Darüber hinaus wird die Implementation für einen IBL DSP Code beschrieben und getestet. Darin enthalten ist die erste Konfiguration des FE-I4 mit einem IBL ROD. Weiterhin wird eine funktionierende Kommunikation zwischen dem SDRAM des Histogrammierers und dem Eingangs-FIFO auf dem IBL ROD gezeigt.
Schlagwörter: Detektorphysik; Datenauslese; Hochenergiephysik; DSP; CERN; ATLAS Pixel Detektor
 
Statistik